[SubZero] Fix code generation for vector type

tests_lit/llvm2ice_tests/vector-arg.ll

 ; This file checks that Subzero generates code in accordance with the
 ; calling convention for vectors.
 
 ; RUN: %p2i -i %s --filetype=obj --disassemble --args -O2 \
 ; RUN:   -allow-externally-defined-symbols | FileCheck %s
 ; RUN: %p2i -i %s --filetype=obj --disassemble --args -Om1 \
 ; RUN:   -allow-externally-defined-symbols | FileCheck --check-prefix=OPTM1 %s
 
 ; RUN: %if --need=target_MIPS32 --need=allow_dump \
 ; RUN:   --command %p2i --filetype=asm --assemble --disassemble --target \
@@ skipping 542 matching lines @@
 ; MIPS32:       sw      s0,{{.*}}(sp)
 ; MIPS32:       move    s8,sp
 ; MIPS32:       move    v0,a0
 ; MIPS32:       addiu   v1,sp,16
 ; MIPS32:       move    s0,v1
 ; MIPS32:       move    a0,s0
 ; MIPS32:       sw      a2,{{.*}}(sp)
 ; MIPS32:       sw      a3,{{.*}}(sp)
 ; MIPS32:       move    a2,v0
 ; MIPS32:       move    a3,a1
-; MIPS32:       jal     0 <test_returning_arg0> 494: R_MIPS_26  VectorReturn
+; MIPS32:       jal     0 <test_returning_arg0> {{.*}} R_MIPS_26        VectorReturn
 ; MIPS32:       nop
 ; MIPS32:       lw      v0,0(s0)
 ; MIPS32:       lw      v1,4(s0)
-; MIPS32:       lw      a1,8(s0)
+; MIPS32:       lw      a0,8(s0)
+; MIPS32:       move    a1,a0
 ; MIPS32:       lw      s0,12(s0)
 ; MIPS32:       addiu   a0,sp,32
 ; MIPS32:       sw      a1,{{.*}}(sp)
 ; MIPS32:       sw      s0,{{.*}}(sp)
 ; MIPS32:       move    a2,v0
 ; MIPS32:       move    a3,v1
-; MIPS32:       jal     0 <test_returning_arg0> 4c0: R_MIPS_26  VectorReturn
+; MIPS32:       jal     0 <test_returning_arg0> {{.*}} R_MIPS_26        VectorReturn
 ; MIPS32:       nop
 ; MIPS32:       move    sp,s8
 ; MIPS32:       lw      s0,{{.*}}(sp)
 ; MIPS32:       lw      s8,{{.*}}(sp)
 ; MIPS32:       lw      ra,{{.*}}(sp)
 }