Make sure that all globals are internal, except for "start" functions.

tests_lit/llvm2ice_tests/vector-ops.ll

 ; This checks support for insertelement and extractelement.
 
 ; RUN: %p2i -i %s --filetype=obj --disassemble --args -O2 \
 ; RUN:   | FileCheck %s
 ; RUN: %p2i -i %s --filetype=obj --disassemble --args -Om1 \
 ; RUN:   | FileCheck %s
 ; RUN: %p2i -i %s --filetype=obj --disassemble --args -O2 -mattr=sse4.1 \
 ; RUN:   | FileCheck --check-prefix=SSE41 %s
 ; RUN: %p2i -i %s --filetype=obj --disassemble --args -Om1 -mattr=sse4.1 \
 ; RUN:   | FileCheck --check-prefix=SSE41 %s
 
 ; insertelement operations
 
-define <4 x float> @insertelement_v4f32_0(<4 x float> %vec, float %elt) {
+define internal <4 x float> @insertelement_v4f32_0(<4 x float> %vec,
+                                                   float %elt) {
 entry:
   %res = insertelement <4 x float> %vec, float %elt, i32 0
   ret <4 x float> %res
 ; CHECK-LABEL: insertelement_v4f32_0
 ; CHECK: movss
 
 ; SSE41-LABEL: insertelement_v4f32_0
 ; SSE41: insertps {{.*}},{{.*}},0x0
 }
 
-define <4 x i32> @insertelement_v4i32_0(<4 x i32> %vec, i32 %elt) {
+define internal <4 x i32> @insertelement_v4i32_0(<4 x i32> %vec, i32 %elt) {
 entry:
   %res = insertelement <4 x i32> %vec, i32 %elt, i32 0
   ret <4 x i32> %res
 ; CHECK-LABEL: insertelement_v4i32_0
 ; CHECK: movd xmm{{.*}},
 ; CHECK: movss
 
 ; SSE41-LABEL: insertelement_v4i32_0
 ; SSE41: pinsrd {{.*}},{{.*}},0x0
 }
 
 
-define <4 x float> @insertelement_v4f32_1(<4 x float> %vec, float %elt) {
+define internal <4 x float> @insertelement_v4f32_1(<4 x float> %vec,
+                                                   float %elt) {
 entry:
   %res = insertelement <4 x float> %vec, float %elt, i32 1
   ret <4 x float> %res
 ; CHECK-LABEL: insertelement_v4f32_1
 ; CHECK: shufps
 ; CHECK: shufps
 
 ; SSE41-LABEL: insertelement_v4f32_1
 ; SSE41: insertps {{.*}},{{.*}},0x10
 }
 
-define <4 x i32> @insertelement_v4i32_1(<4 x i32> %vec, i32 %elt) {
+define internal <4 x i32> @insertelement_v4i32_1(<4 x i32> %vec, i32 %elt) {
 entry:
   %res = insertelement <4 x i32> %vec, i32 %elt, i32 1
   ret <4 x i32> %res
 ; CHECK-LABEL: insertelement_v4i32_1
 ; CHECK: shufps
 ; CHECK: shufps
 
 ; SSE41-LABEL: insertelement_v4i32_1
 ; SSE41: pinsrd {{.*}},{{.*}},0x1
 }
 
-define <8 x i16> @insertelement_v8i16(<8 x i16> %vec, i32 %elt.arg) {
+define internal <8 x i16> @insertelement_v8i16(<8 x i16> %vec, i32 %elt.arg) {
 entry:
   %elt = trunc i32 %elt.arg to i16
   %res = insertelement <8 x i16> %vec, i16 %elt, i32 1
   ret <8 x i16> %res
 ; CHECK-LABEL: insertelement_v8i16
 ; CHECK: pinsrw
 
 ; SSE41-LABEL: insertelement_v8i16
 ; SSE41: pinsrw
 }
 
-define <16 x i8> @insertelement_v16i8(<16 x i8> %vec, i32 %elt.arg) {
+define internal <16 x i8> @insertelement_v16i8(<16 x i8> %vec, i32 %elt.arg) {
 entry:
   %elt = trunc i32 %elt.arg to i8
   %res = insertelement <16 x i8> %vec, i8 %elt, i32 1
   ret <16 x i8> %res
 ; CHECK-LABEL: insertelement_v16i8
 ; CHECK: movups
 ; CHECK: lea
 ; CHECK: mov
 
 ; SSE41-LABEL: insertelement_v16i8
 ; SSE41: pinsrb
 }
 
-define <4 x i1> @insertelement_v4i1_0(<4 x i1> %vec, i32 %elt.arg) {
+define internal <4 x i1> @insertelement_v4i1_0(<4 x i1> %vec, i32 %elt.arg) {
 entry:
   %elt = trunc i32 %elt.arg to i1
   %res = insertelement <4 x i1> %vec, i1 %elt, i32 0
   ret <4 x i1> %res
 ; CHECK-LABEL: insertelement_v4i1_0
 ; CHECK: movss
 
 ; SSE41-LABEL: insertelement_v4i1_0
 ; SSE41: pinsrd {{.*}},{{.*}},0x0
 }
 
-define <4 x i1> @insertelement_v4i1_1(<4 x i1> %vec, i32 %elt.arg) {
+define internal <4 x i1> @insertelement_v4i1_1(<4 x i1> %vec, i32 %elt.arg) {
 entry:
   %elt = trunc i32 %elt.arg to i1
   %res = insertelement <4 x i1> %vec, i1 %elt, i32 1
   ret <4 x i1> %res
 ; CHECK-LABEL: insertelement_v4i1_1
 ; CHECK: shufps
 ; CHECK: shufps
 
 ; SSE41-LABEL: insertelement_v4i1_1
 ; SSE41: pinsrd {{.*}},{{.*}},0x1
 }
 
-define <8 x i1> @insertelement_v8i1(<8 x i1> %vec, i32 %elt.arg) {
+define internal <8 x i1> @insertelement_v8i1(<8 x i1> %vec, i32 %elt.arg) {
 entry:
   %elt = trunc i32 %elt.arg to i1
   %res = insertelement <8 x i1> %vec, i1 %elt, i32 1
   ret <8 x i1> %res
 ; CHECK-LABEL: insertelement_v8i1
 ; CHECK: pinsrw
 
 ; SSE41-LABEL: insertelement_v8i1
 ; SSE41: pinsrw
 }
 
-define <16 x i1> @insertelement_v16i1(<16 x i1> %vec, i32 %elt.arg) {
+define internal <16 x i1> @insertelement_v16i1(<16 x i1> %vec, i32 %elt.arg) {
 entry:
   %elt = trunc i32 %elt.arg to i1
   %res = insertelement <16 x i1> %vec, i1 %elt, i32 1
   ret <16 x i1> %res
 ; CHECK-LABEL: insertelement_v16i1
 ; CHECK: movups
 ; CHECK: lea
 ; CHECK: mov
 
 ; SSE41-LABEL: insertelement_v16i1
 ; SSE41: pinsrb
 }
 
 ; extractelement operations
 
-define float @extractelement_v4f32(<4 x float> %vec) {
+define internal float @extractelement_v4f32(<4 x float> %vec) {
 entry:
   %res = extractelement <4 x float> %vec, i32 1
   ret float %res
 ; CHECK-LABEL: extractelement_v4f32
 ; CHECK: pshufd
 
 ; SSE41-LABEL: extractelement_v4f32
 ; SSE41: pshufd
 }
 
-define i32 @extractelement_v4i32(<4 x i32> %vec) {
+define internal i32 @extractelement_v4i32(<4 x i32> %vec) {
 entry:
   %res = extractelement <4 x i32> %vec, i32 1
   ret i32 %res
 ; CHECK-LABEL: extractelement_v4i32
 ; CHECK: pshufd
 ; CHECK: movd {{.*}},xmm
 
 ; SSE41-LABEL: extractelement_v4i32
 ; SSE41: pextrd
 }
 
-define i32 @extractelement_v8i16(<8 x i16> %vec) {
+define internal i32 @extractelement_v8i16(<8 x i16> %vec) {
 entry:
   %res = extractelement <8 x i16> %vec, i32 1
   %res.ext = zext i16 %res to i32
   ret i32 %res.ext
 ; CHECK-LABEL: extractelement_v8i16
 ; CHECK: pextrw
 
 ; SSE41-LABEL: extractelement_v8i16
 ; SSE41: pextrw
 }
 
-define i32 @extractelement_v16i8(<16 x i8> %vec) {
+define internal i32 @extractelement_v16i8(<16 x i8> %vec) {
 entry:
   %res = extractelement <16 x i8> %vec, i32 1
   %res.ext = zext i8 %res to i32
   ret i32 %res.ext
 ; CHECK-LABEL: extractelement_v16i8
 ; CHECK: movups
 ; CHECK: lea
 ; CHECK: mov
 
 ; SSE41-LABEL: extractelement_v16i8
 ; SSE41: pextrb
 }
 
-define i32 @extractelement_v4i1(<4 x i1> %vec) {
+define internal i32 @extractelement_v4i1(<4 x i1> %vec) {
 entry:
   %res = extractelement <4 x i1> %vec, i32 1
   %res.ext = zext i1 %res to i32
   ret i32 %res.ext
 ; CHECK-LABEL: extractelement_v4i1
 ; CHECK: pshufd
 
 ; SSE41-LABEL: extractelement_v4i1
 ; SSE41: pextrd
 }
 
-define i32 @extractelement_v8i1(<8 x i1> %vec) {
+define internal i32 @extractelement_v8i1(<8 x i1> %vec) {
 entry:
   %res = extractelement <8 x i1> %vec, i32 1
   %res.ext = zext i1 %res to i32
   ret i32 %res.ext
 ; CHECK-LABEL: extractelement_v8i1
 ; CHECK: pextrw
 
 ; SSE41-LABEL: extractelement_v8i1
 ; SSE41: pextrw
 }
 
-define i32 @extractelement_v16i1(<16 x i1> %vec) {
+define internal i32 @extractelement_v16i1(<16 x i1> %vec) {
 entry:
   %res = extractelement <16 x i1> %vec, i32 1
   %res.ext = zext i1 %res to i32
   ret i32 %res.ext
 ; CHECK-LABEL: extractelement_v16i1
 ; CHECK: movups
 ; CHECK: lea
 ; CHECK: mov
 
 ; SSE41-LABEL: extractelement_v16i1
 ; SSE41: pextrb
 }